brd_hsjl_hy/sjl_basic/README.md

README.md

Board: SJL_2Z7100-V1_0

Device: xc7z100ffg900-2 (U1), ad9528 (U7), ad9361 (u8), ad9361 (u9), ad9653 (u10)

Archiver: Josh Gao

2024/11/07

• 更新软件版本至 2024.1.2。

• PS 程序改为 HSJL 演示验证版本。

2024/09/30

• PS 增加了 AD9653 的驱动。

2024/09/29

1. 使用 PS 配置 AD9528 和两片 AD9361。

2. AD9528 相关

   • 使用板上 50 MHz 晶振同时供给 VCO 和 REFA。

   • AD9661 参考时钟为 40 MHz，其他时钟均为 200 MHz。

3. AD9361 配置相关

   • 第一片默认启用 Rx2A 和 Tx2A，第二片默认启用 RX1A 和 RX2A，因此接收通道仅 rx_ch2_i/q、rx_ch3_i/q 和 rx_ch4_i/q 有数据，具体请结合原理图。

   • 使用 40 MHz 时钟输入，采样率为 48 Msps，发送频率为 1525 MHz，接收频率为 1525 MHz。

4. PL 相关

   • PL 信号处理时钟 sys_clk 在 Clock Wizard 中为 50 MHz，但实际由 AD9361 输入随路时钟生成，频率为 48 MHz。