update caption in josh-verilog-1~3

2023-04-17 09:52:22 +08:00
parent cd92265be1
commit 5f2488bfa9
7 changed files with 91 additions and 62 deletions
@@ -22,10 +22,9 @@ tags:
  - 三段式
 categories:
  - [Josh 的学习笔记, Verilog]
+description: 状态机是逻辑设计的重要内容，其设计水平直接反映工程师的逻辑功底，所以许多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。本文在引入状态机设计思想的基础上，重点讨论如何写好状态机。
 ---

-状态机是逻辑设计的重要内容，其设计水平直接反映工程师的逻辑功底，所以许多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。本文在引入状态机设计思想的基础上，重点讨论如何写好状态机。
-
 # 1. 状态机的基本概念

 本节的重点在于理解状态机的基本概念和应用场合。