update caption in josh-verilog-1~3

This commit is contained in:
2023-04-17 09:52:22 +08:00
parent cd92265be1
commit 5f2488bfa9
7 changed files with 91 additions and 62 deletions
@@ -26,12 +26,9 @@ categories:
- Verilog
abbrlink: e060f513
date: 2023-04-16 13:50:28
description: 验证是芯片设计过程中非常重要的一个环节。无缺陷的芯片不是设计出来的,而是验证出来的。验证的过程是否准确与完备,在一定程度上决定了一个芯片的命运。在芯片设计中,功能验证的方法主要有 3 种:<b>仿真</b>、<b>形式验证</b>以及<b>硬件加速</b>。本文重点介绍仿真的概念、仿真平台的搭建以及如何利用高效的仿真平台来验证设计等话题。
---
验证是芯片设计过程中非常重要的一个环节。无缺陷的芯片不是设计出来的,而是验证出来的。验证的过程是否准确与完备,在一定程度上决定了一个芯片的命运。
在芯片设计中,功能验证的方法主要有 3 种:**仿真**、**形式验证**以及**硬件加速**。在本篇笔记中,将重点介绍仿真的概念、仿真平台的搭建以及如何利用高效的仿真平台来验证设计等话题。
# 1. 概述
## 1.1. 仿真和验证