README.md
修订记录
20241104-1322
-
Vivado 版本：
2024.1.2 -
硬件版本：
sjl_dj_rfsoc_df-HW-0.3.0 -
软件版本：
sjl_dj_rfsoc_df-SW-0.2.0 -
修订说明：
- PL 增加 Debug IO，将程序中原有的脉冲信号引出。
20241030-2257
-
Vivado 版本：
2024.1 -
硬件版本：
sjl_dj_rfsoc_df-HW-0.2.0 -
软件版本：
sjl_dj_rfsoc_df-SW-0.2.0 -
修订说明：
-
Block Design：
-
修改
PHYC和TMC接口 Protocol 为 AXI4-Lite。 -
RFSoC 中心频点默认改为 200 MHz、400 MHz、600 MHz 等，以此类推。
-
-
物理层
-
移除部分 ILA，节省 BRAM 资源。
-
和基于 DF 的 HSJL 信处板通信正常。
-
-
PS
-
增加修改 RF-ADC 和 RF-DAC NCO 频率的功能，修改 RF-ADC 频率时需增加
Mixer_Settings_ADC.EventSource = XRFDC_EVNT_SRC_TILE，否则XRFdc_UpdateEvent()会出现错误 。 -
修改部分宏定义。
-
-
20241028-1903
-
Vivado 版本：
2024.1 -
硬件版本：
sjl_dj_rfsoc_df-HW-0.1.0 -
软件版本：
sjl_dj_rfsoc_df-SW-0.1.0 -
功能说明
-
RFSoC
-
采样率为 1.92 Gsps，启用内部 PLL，外部参考时钟为 192 MHz。使用 40 倍内插，基带数据速率为 48 Msps。
-
启用 8 个 RF-ADC 和 8 个 RF-DAC，中心频点为 500 MHz、1000 MHz、1500 MHz 等，以此类推。由于采样率较低，中心频点不宜过高，否则信号会位于高倍 Nyquist Zone，导致信号功率偏小。
-
-
物理层：基于 DF 节点程序移植，自收发正常。
-
网络层：待测试。
-
项目依赖
- embedded-autobuild：自动构建 Vitis Classic 工程。