update dl814_dj_new_48m; fix bug in phase_comp

单独的地检射频控制模块使用外部输入时钟驱动VIO,而非计数器产生的12M时钟;修复相位补偿输出为0的问题,时钟和复位信号接反
2023-05-24 14:36:15 +08:00
parent a476d6f42e
commit 05572f3d8e
22 changed files with 5989 additions and 403 deletions
@@ -28,8 +28,8 @@ module phase_comp
 )
 (
    // clock & reset
-    input rst                                       ,
    input clk                                       ,
+    input rst                                       ,

    // input data
    input din_valid                                 ,
@@ -175,8 +175,8 @@ phase_comp #(
 ) u_phase_comp
 (
    // clock & reset
-    .rst        (sys_clk                ),
-    .clk        (sys_rst                ),
+    .clk        (sys_clk                ),
+    .rst        (sys_rst                ),

    // input data
    .din_valid  (phase_comp_din_valid   ),
@@ -908,7 +908,7 @@ vio_rf_rd u_vio_rf_rd (
 //     .probe_in5  (u_ant_rf_ctrl.Ant_RecvWord_last    )  // input wire [127 : 0] probe_in5
 // );

-ila_2x12x131072 u_ila_tx
+ila_2x12x1024 u_ila_tx
 (
    .clk    (sys_clk        ), // input wire clk
    .probe0 (tx_ch1_i       ), // input wire [11:0]  probe0
@@ -1007,4 +1007,5 @@ vio_phase_comp u_vio_phase_comp
    .probe_out2 (phase_ch3  ), // output wire [15 : 0] probe_out2
    .probe_out3 (phase_ch4  )  // output wire [15 : 0] probe_out3
 );
+
 endmodule