update dependency, move pics from tencent cloud to local repo
This commit is contained in:
@@ -39,7 +39,7 @@ description: 验证是芯片设计过程中非常重要的一个环节。无缺
|
||||
|
||||
<a id="fig.7-1"></a>
|
||||
|
||||
{width=300px}
|
||||
{width=300px}
|
||||
|
||||
<!-- more -->
|
||||
|
||||
@@ -47,7 +47,7 @@ description: 验证是芯片设计过程中非常重要的一个环节。无缺
|
||||
|
||||
<a id="fig.7-2"></a>
|
||||
|
||||
{width=550}
|
||||
{width=550}
|
||||
|
||||
其中，从设计规格到 RTL 的代码是由设计工程师手动完成的，而从 RTL 代码到门级网表则**由逻辑综合工具自动完成**。
|
||||
|
||||
@@ -67,7 +67,7 @@ testbench，顾名思义就是测试平台的意思。简单地讲，在仿真
|
||||
|
||||
<a id="fig.7-3"></a>
|
||||
|
||||
{width=500px}
|
||||
{width=500px}
|
||||
|
||||
testbench 概念提供了一个很好的验证芯片的平台。
|
||||
|
||||
@@ -77,7 +77,7 @@ testbench 概念提供了一个很好的验证芯片的平台。
|
||||
|
||||
<a id="fig.7-4"></a>
|
||||
|
||||
{width=800px}
|
||||
{width=800px}
|
||||
|
||||
从图中可以清晰地看出 testbench 的主要功能：
|
||||
|
||||
@@ -102,7 +102,7 @@ testbench 概念提供了一个很好的验证芯片的平台。
|
||||
|
||||
<a id="fig.7-5"></a>
|
||||
|
||||
{width=700px}
|
||||
{width=700px}
|
||||
|
||||
关于这个设计的验证，在后续笔记将重点介绍。
|
||||
|
||||
@@ -120,7 +120,7 @@ testbench 概念提供了一个很好的验证芯片的平台。
|
||||
|
||||
<a id="fig.7-6"></a>
|
||||
|
||||
{width=800}
|
||||
{width=800}
|
||||
|
||||
这里，需要提醒初学者注意的是，**对于双向信号，驱动它的也一定是一个三态的线网**。不能是寄存器类型，否则就会发生冲突。
|
||||
|
||||
@@ -185,7 +185,7 @@ always
|
||||
|
||||
<a id="fig.7-7"></a>
|
||||
|
||||
{width=450}
|
||||
{width=450}
|
||||
|
||||
#### 2.1.3.2. 非 `50%` 占空比时钟信号
|
||||
|
||||
@@ -208,7 +208,7 @@ end
|
||||
|
||||
<a id="fig.7-8"></a>
|
||||
|
||||
{width=350}
|
||||
{width=350}
|
||||
|
||||
由于 `Clock` 在 `0` 时刻没有被初始化，而且 `Clock` 是寄存器类型变量， 因此在该信号的前 `5 ns`, 在仿真器中的值为 `x`。
|
||||
|
||||
@@ -261,7 +261,7 @@ assign # PHASE_SHIFT Derived_clock = Absolute_clock;
|
||||
|
||||
<a id="fig.7-9"></a>
|
||||
|
||||
{width=400px}
|
||||
{width=400px}
|
||||
|
||||
值得注意的是，图中的 `Absolute_Clock` 为 `register`（寄存器）型变量，初始值为 `x`；而 `Derived_clock` 为 `net`（线网）型变量，初始值为 `z`。
|
||||
|
||||
@@ -304,7 +304,7 @@ end
|
||||
|
||||
<a id="fig.7-10"></a>
|
||||
|
||||
{width=500px}
|
||||
{width=500px}
|
||||
|
||||
另一种同步复位信号产生的方法如下：
|
||||
|
||||
@@ -323,13 +323,13 @@ end
|
||||
|
||||
<a id="fig.7-11"></a>
|
||||
|
||||
{width=500px}
|
||||
{width=500px}
|
||||
|
||||
### 2.1.4. 产生值序列
|
||||
|
||||
<a id="fig.7-12"></a>
|
||||
|
||||
{width=500px}
|
||||
{width=500px}
|
||||
|
||||
下面用 Verilog 来描述如[图 7-12](#fig.7-12) 中的一个波形。
|
||||
|
||||
@@ -581,7 +581,7 @@ ProductResult = Product(A,B); // 将 A 和 B 的乘积赋给 ProductResult
|
||||
|
||||
<a id="fig.7-13"></a>
|
||||
|
||||
{width=700px}
|
||||
{width=700px}
|
||||
|
||||
图中的仿真平台是**单顶层**的 testbench，在后面还将介绍多顶层的 testbench 。
|
||||
|
||||
@@ -654,7 +654,7 @@ endmodule
|
||||
|
||||
<a id="fig.7-14"></a>
|
||||
|
||||
{width=800px}
|
||||
{width=800px}
|
||||
|
||||
由于自动比较法通常用在非常庞大的设计验证中，在系列笔记中不重点介绍这种方式。
|
||||
|
||||
@@ -666,7 +666,7 @@ VCD 文件是一种标准格式的波形记录文件。该文件只记录发生
|
||||
|
||||
<a id="fig.7-15"></a>
|
||||
|
||||
{width=400px}
|
||||
{width=400px}
|
||||
|
||||
在系列笔记中，不对 VCD 文件进行过多的介绍。
|
||||
|
||||
@@ -688,7 +688,7 @@ VCD 文件是一种标准格式的波形记录文件。该文件只记录发生
|
||||
|
||||
<a id="fig.7-16"></a>
|
||||
|
||||
{width=600px}
|
||||
{width=600px}
|
||||
|
||||
上图说明了不同的 HDL 语言种类对应的 HDL 描述层次的关系，图中实线框表示适用程度较高，虚线框表示适用程度较低。常用的 HDL 描述层次有门级、寄存器传输级和行为级等。
|
||||
|
||||
@@ -726,7 +726,7 @@ VCD 文件是一种标准格式的波形记录文件。该文件只记录发生
|
||||
|
||||
<a id="fig.7-17"></a>
|
||||
|
||||
{width=400px}
|
||||
{width=400px}
|
||||
|
||||
所有的总线操作都由 PowerPC 发起。共分为两种总线操作方式：读操作和写操作。
|
||||
|
||||
@@ -734,11 +734,11 @@ VCD 文件是一种标准格式的波形记录文件。该文件只记录发生
|
||||
|
||||
<a id="fig.7-18"></a>
|
||||
|
||||
{width=600px}
|
||||
{width=600px}
|
||||
|
||||
<a id="fig.7-19"></a>
|
||||
|
||||
{width=600px}
|
||||
{width=600px}
|
||||
|
||||
要注意的是，PowerPC 的读/写时序与许多配置参数有关，而且处理器使用不同的主频，时序也不太一样。这里为了简单明了，采用了特定的设置和主频。在实际系统中，如果采用不同的设置，需要参考 PowerPC 的数据手册。但是，这里的设计思想是可以借鉴的。
|
||||
|
||||
@@ -783,7 +783,7 @@ endmodule
|
||||
|
||||
<a id="fig.7-20"></a>
|
||||
|
||||
{width=600px}
|
||||
{width=600px}
|
||||
|
||||
根据[图 7-20](#fig.7-20) 中的 testbench 结构，设计 testbench 顶层如下：
|
||||
|
||||
@@ -861,7 +861,7 @@ endmodule
|
||||
|
||||
<a id="fig.7-21"></a>
|
||||
|
||||
{width=900px}
|
||||
{width=900px}
|
||||
|
||||
### 3.2.3. 查看仿真结果
|
||||
|
||||
@@ -869,7 +869,7 @@ endmodule
|
||||
|
||||
<a id="fig.7-22"></a>
|
||||
|
||||
{width=900px}
|
||||
{width=900px}
|
||||
|
||||
为了检查读/写数据是否一致，只需要查看以上的显示内容即可。另外，还可以通过查看具体的波形来调试。
|
||||
|
||||
@@ -953,7 +953,7 @@ endmodule
|
||||
|
||||
<a id="fig.7-23"></a>
|
||||
|
||||
{width=600px}
|
||||
{width=600px}
|
||||
|
||||
结构化test bench 的好处是：
|
||||
|
||||
@@ -985,7 +985,7 @@ BFM 是一种将物理的接口时序操作转化成更高抽象层次接口的
|
||||
|
||||
<a id="fig.7-24"></a>
|
||||
|
||||
{width=800}
|
||||
{width=800}
|
||||
|
||||
在[图 7-24](#fig.7-24) 中，`uP_BFM` 是作为一个 Verilog HDL 中的 `module` 出现的。其中，在 BFM 面对 DUV 的一边将模拟 PowerPC 的访问时序，这是一个延时非常精确的总线模型。在该模型内部有两个用户定义的任务： `write` 和 `read`，供其他模块（如测试激励）调用。
|
||||
|
||||
@@ -999,7 +999,7 @@ BFM 是一种将物理的接口时序操作转化成更高抽象层次接口的
|
||||
|
||||
<a id="fig.7-25"></a>
|
||||
|
||||
{width=600px}
|
||||
{width=600px}
|
||||
|
||||
## 4.4. 测试用例
|
||||
|
||||
@@ -1009,7 +1009,7 @@ BFM 是一种将物理的接口时序操作转化成更高抽象层次接口的
|
||||
|
||||
<a id="fig.7-26"></a>
|
||||
|
||||
{width=700px}
|
||||
{width=700px}
|
||||
|
||||
testcase 中的各种用例可以通过图中的虚线箭头来调用 harness 中的任务。关于测试用例和 harness 之间的层次关系，请参考下一小节的内容。
|
||||
|
||||
@@ -1025,7 +1025,7 @@ testcase 中的各种用例可以通过图中的虚线箭头来调用 harness
|
||||
|
||||
<a id="fig.7-27"></a>
|
||||
|
||||
{width=650px}
|
||||
{width=650px}
|
||||
|
||||
假设 harness 在 testbench 顶层中的实例名叫 `inst_harness`，harness 实例化进来的模块 `uP_BFM` 里面有一个任务 `SEND_DATA`，该任务可以产生激励输入到 DUV，在 testcase 里调用该任务就可写为：
|
||||
|
||||
@@ -1044,7 +1044,7 @@ Verilog 语言支持多顶层结构。
|
||||
|
||||
<a id="fig.7-28"></a>
|
||||
|
||||
{width=750px}
|
||||
{width=750px}
|
||||
|
||||
harness 顶层由 DUV 和一些接口模型（BFM）构成一个狭义上的测试平台，其他测试用例模块可以调用 BFM 里面的 `task`、`function` 等，向 DUV 施加激励。
|
||||
|
||||
@@ -1087,7 +1087,7 @@ testbench 不是凭空设计的，它的根本起点还是一个设计的需求
|
||||
|
||||
<a id="fig.7-29"></a>
|
||||
|
||||
{width=600px}
|
||||
{width=600px}
|
||||
|
||||
在单顶层 testbench 中，实例化 harness，同时写了两个测试用例来调用 `uP_BFM` 实例中的读/写任务。
|
||||
|
||||
@@ -1220,7 +1220,7 @@ inst_harness.inst_BFM.Read(Data_in, i); // Data_in 为读数据, i 为读地
|
||||
|
||||
<a id="fig.7-30"></a>
|
||||
|
||||
{width=600px}
|
||||
{width=600px}
|
||||
|
||||
在 testcase 代码中，如果需要调用 harness 下 `uP_BFM` 实例中的读/写任务，则需要在 testcase 中写类似如下代码：
|
||||
|
||||
|
||||
Reference in New Issue
Block a user